ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真器，它提供最友好的調(diào)試環(huán)境，是唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。是作FPGA/ASIC設(shè)計(jì)的RTL級和門級電路仿真的首選，它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段。

全面支持VHDL和Verilog語言的IEEE 標(biāo)準(zhǔn)，支持C/C++功能調(diào)用和調(diào)試。ModelSim專業(yè)版,具有快速的仿真性能和最先進(jìn)的調(diào)試能力，全面支持UNIX(包括64位)、Linux和Windows平臺。

軟件功能:

　　ModelSim有幾種不同的版本：SE、PE、LE和OEM，其中SE是最高級的版本，而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設(shè)計(jì)工具中的均是其OEM版本。

　　SE版和OEM版在功能和性能方面有較大差別，比如對于大家都關(guān)心的仿真速度問題，以Xilinx公司提供的OEM版本ModelSim XE為例，對于代碼少于40000行的設(shè)計(jì)，ModelSim SE 比ModelSim XE要快10倍；對于代碼超過40000行的設(shè)計(jì)，ModelSim SE要比ModelSim XE快近40倍。

　　有se、de、pe等多個(gè)版本，對應(yīng)Altera和Xilinx還有對應(yīng)的OEM版本，所有的版本功能最強(qiáng)速度最快的就是se，反正也是要破解，自然就裝最強(qiáng)的版本了，和Altera網(wǎng)站上的modelsim的區(qū)別在于，se的版本我們需要自己編譯對應(yīng)的庫，所以Altera和Xilinx的都是自帶對應(yīng)的庫無需編譯的，像我這樣同時(shí)裝了Quartus II和ISE的，自然還是自己編譯方便一點(diǎn)。

軟件特色:

　　統(tǒng)一的混合語言模擬引擎，易于使用和性能

　　支持 Verilog，SystemVerilog進(jìn)行設(shè)計(jì)，VHDL和SystemC，以有效地驗(yàn)證復(fù)雜的設(shè)計(jì)環(huán)境

　　快速調(diào)試，易于使用，多語言調(diào)試環(huán)境

　　高級代碼覆蓋和分析工具，可快速覆蓋封閉

　　我nteractive和Post-SIM卡調(diào)試用于兩個(gè)可用，因此相同的調(diào)試環(huán)境

　　強(qiáng)大的波形比較方便分析差異和錯(cuò)誤

　　統(tǒng)一覆蓋數(shù)據(jù)庫，具有完整的交互式和HTML報(bào)告和處理功能，可以在整個(gè)項(xiàng)目中了解和調(diào)試覆蓋范圍

　　加上HDL Designer和HDL作為完整的設(shè)計(jì)創(chuàng)作，項(xiàng)目管理和可視化功能的作者

　　語句覆蓋：運(yùn)行期間執(zhí)行的語句數(shù)

　　分支覆蓋：影響HDL執(zhí)行控制流的表達(dá)式和case語句

　　條件覆蓋：將分支上的條件分解成使結(jié)果為真或假的元素

　　表達(dá)覆蓋：與條件覆蓋相同，但涵蓋并行信號分配而不是分支決定

　　重點(diǎn)表達(dá)覆蓋：以確定覆蓋結(jié)果中表達(dá)式的每個(gè)獨(dú)立輸入的方式呈現(xiàn)表達(dá)覆蓋數(shù)據(jù)

　　增強(qiáng)的切換覆蓋：在默認(rèn)模式下，計(jì)數(shù)從低到高和從高到低的轉(zhuǎn)換; 在擴(kuò)展模式下，計(jì)數(shù)到X的轉(zhuǎn)換

　　有狀態(tài)機(jī)覆蓋：國家和國家過渡覆蓋

安裝方法:

　　1、下載文件找到"modelsim-win32-10.1a-se.exe"雙擊運(yùn)行，進(jìn)入軟件安裝向?qū)Ы缑妫?/p>

　　2、進(jìn)入軟件的安裝向?qū)Ы缑?，點(diǎn)擊Next進(jìn)行安裝；

　　3、選擇軟件安裝的位置，默認(rèn)位置“C:\modeltech_10.1a”，建議安裝在D盤，點(diǎn)擊Next；

　　4、點(diǎn)擊Agree我同意軟件的許可協(xié)議；

　　5、modelsim 10.1a破解版正在進(jìn)行快速的安裝，請耐心等待.....

　　6、modelsim 10.1a破解版已經(jīng)安裝能完成，點(diǎn)擊Finish；

　　7、點(diǎn)擊YES即可啟動(dòng)軟件；

使用說明:

　　Mentor調(diào)試解決方案最大限度地提高了完整SoC設(shè)計(jì)和驗(yàn)證周期的性能，容量和自動(dòng)化。與Questa Simulation和Veloce Emulation緊密集成，該解決方案包括業(yè)界領(lǐng)先的Codelink硬件和軟件調(diào)試產(chǎn)品系列，以及用于測試平臺和硬件調(diào)試的新型Visualizer調(diào)試環(huán)境。

　　通過實(shí)現(xiàn)高達(dá)數(shù)萬個(gè)信號的測量，實(shí)現(xiàn)了調(diào)試系統(tǒng)和芯片級問題，能夠捕獲非常深的痕跡。無論您的目標(biāo)FPGA實(shí)施流程如何，輕松的軟件驅(qū)動(dòng)，運(yùn)行時(shí)可配置性都可以消除昂貴的重新測試自旋。

　　最新一代數(shù)字錄像（DVR）設(shè)備的工作方式相同。在功能仿真或仿真過程中，Codelink的高級跟蹤技術(shù)可自動(dòng)捕獲并壓縮設(shè)計(jì)處理器內(nèi)的所有重要活動(dòng)。驗(yàn)證工程師可以通過快進(jìn)，快退，重放，暫停，慢動(dòng)作，放大，單步和平移等功能“回放”模擬或仿真運(yùn)行。

　　一切都完全同步，易于查看，包括邏輯仿真波形，處理器狀態(tài)，源代碼，內(nèi)部存儲器，寄存器，堆棧和輸出。Codelink然后僅提供快速調(diào)試軟件驅(qū)動(dòng)測試所需的重要信息。

　　公司已經(jīng)能夠?qū)⑾到y(tǒng)級的調(diào)試從幾個(gè)月減少到幾天?，F(xiàn)在可以在單個(gè)多視圖調(diào)試環(huán)境中診斷復(fù)雜故障。這種故障需要對多個(gè)文件和數(shù)據(jù)庫進(jìn)行廣泛的分析。

破解說明:

　　本破解還是根據(jù)之前網(wǎng)絡(luò)上流傳的其他版本摸索著破解的，在我的電腦上modelsim 10.1a win7 32，

　　已經(jīng)經(jīng)過驗(yàn)證成功，其他系統(tǒng)和版本應(yīng)該也可以的，需要的自行嘗試。

　　將MentorKG.exe和crack.bat文件復(fù)制到安裝根目錄win32目錄下，運(yùn)行crack.bat文件，生成txt文件后另存，將另存的路徑添加為系統(tǒng)環(huán)境變量LM_LICENSE_FILE

　　如D:\modeltech_10.1a\LICENSE.TST

　　OK ！ 破解成功！