Intel 4系芯片組一經(jīng)發(fā)布，雙45平臺便逐漸的成為了玩家們關(guān)注焦點(diǎn)。更為驚喜的是，幾大一線廠商方面，也在通過大幅度降價的手段來吸引消費(fèi)者們的注意。不過，細(xì)心的消費(fèi)者們都會發(fā)現(xiàn)，P45芯片組與P35芯片組相比，其性能上并沒有太大的改變，那么是什么令玩家們對它如此熱衷？又是什么令廠家們?nèi)绱速u力的使其以最快的速度成為新一代的主流平臺呢？我們接著往下看?！　? 　　眾所周知，Intel公司在發(fā)展路線上實(shí)行的是Tick-Tock戰(zhàn)略，這種鐘擺式的發(fā)展使得其在相鄰的兩年都會實(shí)行制程以及架構(gòu)的改進(jìn)。今年，也就是2008年，Intel公司又將對CPU的架構(gòu)進(jìn)行一次大的改良。并且從目前所掌握的信息來看，今年的第四季度末期，Intel就將推出三款基于Nehalem微架構(gòu)的CPU，這三款Bloomfield四核心處理器將采用全新Socket LGA1366接口，它們的到來，將會使得目前的4系芯片組成為最后一代采用LGA775接口的產(chǎn)品。因此不難看出，在面對新款處理器上市的壓力之下，以降價的形勢迫使4系芯片組盡快的成為目前主流產(chǎn)品的趨勢實(shí)屬必然。

　　其實(shí)，對于這一點(diǎn)，大部分的玩家們已經(jīng)早有耳聞。而且在6月初的臺北COMPUTEX 2008大展上，我們也初見了Nehalem的身影，并且在Intel的主板墻上我們更是看見了來自眾多廠商的X58系列主板。面對新一代CPU及芯片組產(chǎn)品的咄咄逼人，目前的主流產(chǎn)品自然要把握好現(xiàn)在的大好形勢。
　　那么，英特爾新一代Nehalem微架構(gòu)的處理器到底是何方神圣？它又有著怎樣的與眾不同呢？下面，我們就來詳細(xì)的了解一下。
●　Nehalem微架構(gòu)概括
　　1.是Core的進(jìn)化也是Core的革新

Nehalem微架構(gòu)的處理器產(chǎn)品正面

　　Nehalem是基于Core微架構(gòu)的進(jìn)一步演化，它同Core一樣，還是基于4指令寬度的解碼/重命名/撤銷。當(dāng)然，例如SSE4.2這樣的新的指令集、指令緩存等比起Core都有所增加，TLb也有進(jìn)一步的改善。然而，在Nehalem上又有許多新的革命性的變化，諸如同步多線程（SMT）技術(shù)及三級緩存和集成內(nèi)存控制器技術(shù)等。這些新的變化又更像是Core架構(gòu)的一次全面革新。

　?。?全新的接口不再兼容舊有平臺

Nehalem微架構(gòu)的處理器產(chǎn)品背面　

　　新一代Nehalem微架構(gòu)采用新的Quick Path Interconnect架構(gòu)，因此并不兼容于舊有平臺，其采用全新Socket LGA1366，將配搭新一代X58芯片組。（這也許也是Intel目前剛剛發(fā)布的4系平臺為什么這么急于成為主流平臺的原因）上市初期最高型號為XE版本的Bloomfield（定位于高端桌面級市場），采用全新LGA 1366處理器接口，核心頻率為3.2GHz，原生四核心并支持SMT技術(shù)，其同一時間最高可處理8個線程。Bloomfield XE版本內(nèi)建8MB L3 Cache，處理器通過QPI總線與芯片組傳輸速度高達(dá)6.4GT/s，處理器內(nèi)建三通道內(nèi)存控制器，支持最高DDR3-1333模塊，F(xiàn)MB版本為08，最高TDP為130W。

　?。?構(gòu)造全面模塊化

Nehalem的核心架構(gòu)

　　Nehalem在核心內(nèi)部引入了L1、L2、L3三級緩存的概念，每個核心都有自己獨(dú)立的一、二級緩存，并且每個內(nèi)核也都引入了SMT（類似于超線程）技術(shù)，處理器通過QPI與外部連接。通過對核心內(nèi)部的模塊之間的調(diào)整，（例如：核心數(shù)量、SMT功能、L3緩存容量、QPI連接數(shù)量 ） Nehalem能夠適應(yīng)從很地段的市場一直到很高短的市場，覆蓋面從移動設(shè)備一直到服務(wù)器市場。因此，Nehalem的擴(kuò)展性極強(qiáng)，能夠?qū)崿F(xiàn)跨平臺應(yīng)用。（如定位于高端桌面市場的Bloomfield，定位于桌面雙核的Havendale及主流桌面四核的Lynnfield等等）。

　　接下來，我們再來了解一下Nehalem微架構(gòu)有哪些新的特性。

#p#
●　Nehalem新技術(shù)詳解

1 .QPI總線技術(shù)

Nehalem QPI總線示意圖

　　在Nehalem之前，Intel一直使用FSB前端總線作為處理器與芯片組連接的橋梁，雖然1600Mhz的前端總線對于桌面級數(shù)據(jù)處理來說已是綽綽有余，但對于數(shù)據(jù)量龐大的服務(wù)器來說，其仍然是性能的瓶頸。Nehalem因此引入了全新的串行總線QPI，QPI總線是基于數(shù)據(jù)包傳輸（packet-based）。其擁有高帶寬、低延遲的點(diǎn)到點(diǎn)互連技術(shù)等特點(diǎn)，它的傳輸速度可以達(dá)到每秒6.4G次數(shù)據(jù)。與FSB最大的不同在于，QPI不僅僅可以負(fù)責(zé)CPU與北橋通信，還可以實(shí)現(xiàn)CPU與CPU之間的相互連通。正如前文中所提到的Nehalem模塊化的特點(diǎn)，對于不同市場的Nehalem，可以具有不同的QPI總線條數(shù)。比如桌面市場的CPU，具有1條或者半條QPI總線（半條可能是用10bit位寬或單向）；DP服務(wù)器（雙CPU插座）的CPU，每個具有2條QPI總線；而MP服務(wù)器（4個或8個CPU插座）的，則每個具有4條或更多的QPI總線。

2.內(nèi)存控制器

　　在AMD整合了內(nèi)存控制器長達(dá)5年之久后，Intel終于按捺不住了。為了進(jìn)一步降低處理器訪問內(nèi)存的延遲以提高處理器的性能，Intel也引入了內(nèi)存控制器的概念。

Intel 整合內(nèi)存控制器（IMC)示意圖

　　Intel的整合內(nèi)存控制器（integrated memory controller），可以支持3通道的DDR3內(nèi)存運(yùn)行在1.33GT/s（DDR3-1333），這樣總共的峰值帶寬就可以達(dá)到32GB/s。三通道的DDR3內(nèi)存，其每通道都能夠獨(dú)立操作，其處理器所集成的內(nèi)存控制器需要亂序執(zhí)行來降低延遲。

　　不過，高性能也是有高付出的，在高端平臺上，必須要三條DDR3內(nèi)存才能夠打開三通道，而且三通道內(nèi)存也并沒有加入DDR2的設(shè)計，因此用戶只能夠選擇DDR3內(nèi)存來感受內(nèi)存延遲降低的快感。

3.同步多線程技術(shù)

　　自從奔騰4時期開始，超線程技術(shù)便已經(jīng)是家喻戶曉了。在當(dāng)時31級流水線的P4上面，為了提高處理器的性能，細(xì)化的流水線可以操作不同的任務(wù)進(jìn)程。然而，在14級流水線下的Core上面，超線程技術(shù)消失了。不過這一切都是暫時的。因?yàn)镹ehalem又重新引入了類似于·超線程技術(shù)的同步多線程技術(shù)。

Nehalem同步多線程技術(shù)圖解

　　Nehalem的同步多線程（Simultaneous Multi-Threading，SMT）是2-way的，每核心可以同時執(zhí)行2個線程。這樣就可以壓縮多任務(wù)處理時所需要的總時間。同步多線程功能的好處是只需要消耗很小的核心面積代價，就可以在多任務(wù)的情況下提供顯著的性能提升，比起完全再添加一個物理核心來說要劃算得多。并且，Nehalem因?yàn)長3大緩存的設(shè)計及內(nèi)存控制器的集成使之擁有了更大的緩存和更大的內(nèi)存帶寬，而且基于Core微架構(gòu)中表現(xiàn)優(yōu)秀的分支預(yù)測設(shè)計能夠更加有效的發(fā)揮多線程的性能。

4.緩存結(jié)構(gòu)

　　在早期的奔騰D時代，由于2顆核心之間互相獨(dú)立，因此其之間的數(shù)據(jù)調(diào)配需要通過前端總線來進(jìn)行，這使得數(shù)據(jù)的處理存在非常高的延遲。在Core時代，這一情況有所好轉(zhuǎn)，因?yàn)镃ore核心共享了L2緩存，這使得數(shù)據(jù)處理延遲大大降低。而在Nehalem上，我們又看見了一種新的緩存管理機(jī)制，包含式緩存。

Nehalem緩存結(jié)構(gòu)

　　Nehalem上，8MB的L3對于前兩級來說，是完全包含式的，并且由4個核心共享，其可以處理幾乎所有的一致性流量問題，而不需要打攪到每個獨(dú)立核心的私有緩存。如果在L3中發(fā)生命中失敗，那么要訪問的數(shù)據(jù)就肯定也不在任何一個L2和L1中，不需要偵聽其它內(nèi)核。另一方面，Nehalem的L3對于緩存命中成功，也扮演著偵聽過濾器的角色。在Nehalem的L3中的每一個緩存行里，有4 bit是用來做核心確認(rèn)的，表明是哪一個核心在它的私有緩存里具有這個行的數(shù)據(jù)備份。如果一個核心確認(rèn)位被設(shè)置成0，則那個核心就不具有該行的數(shù)據(jù)備份。Nehalem使用的是MESIF緩存一致性協(xié)議（MESIF cache coherency protocol），如果兩個以上核心的確認(rèn)位都有效（設(shè)置成1），那么該緩存行就被確定是未被修改的，任何一個內(nèi)核的緩存行都不能夠進(jìn)入更改模式。當(dāng)L3緩存命中，而4個核心確認(rèn)位都是0時，就不需要對其它內(nèi)核做偵聽；而只有1個位是有效時，則只需要偵聽那一個核心。這兩種技術(shù)的聯(lián)合使用，使得L3可以盡可能的讓每個核心避免數(shù)據(jù)一致性錯誤，這樣就給出更多的實(shí)際帶寬。
　　Nehalem的每個核心有64KB L1和256KB 必須在L3 緩存中保留數(shù)據(jù)，這就意味著在8MB的L3中，有1-1.25MB的數(shù)據(jù)是前兩級緩存中也有的數(shù)據(jù)。這也恰恰就是包含式緩存額外的開銷。

寫在最后：

　　從對Nehalem詳細(xì)的技術(shù)解析來看，它無論是對Core架構(gòu)的一個改進(jìn)也好，還是對Core的一個全面革新，其強(qiáng)勁的性能飛躍已是一個不爭的事實(shí)。雖然在COMPUTEX 2008展會上我們已經(jīng)看見了Nehalem的工程樣品的實(shí)物展示，但更進(jìn)一步的詳細(xì)性能測試恐怕也只有在第四季度發(fā)布之前才能夠得以真正的揭曉

最新評論