在并發(fā)程序中，程序員會特別關注不同進程或線程之間的數(shù)據(jù)同步，特別是多個線程同時修改同一變量時，必須采取可靠的同步或其它措施保障數(shù)據(jù)被正確地修改，這里的一條重要原則是：不要假設指令執(zhí)行的順序，你無法預知不同線程之間的指令會以何種順序執(zhí)行。

但是在單線程程序中，通常我們容易假設指令是順序執(zhí)行的，否則可以想象程序會發(fā)生什么可怕的變化。理想的模型是：各種指令執(zhí)行的順序是唯一且有序的，這個順序就是它們被編寫在代碼中的順序，與處理器或其它因素無關，這種模型被稱作順序一致性模型，也是基于馮·諾依曼體系的模型。當然，這種假設本身是合理的，在實踐中也鮮有異常發(fā)生，但事實上，沒有哪個現(xiàn)代多處理器架構會采用這種模型，因為它是在是太低效了。而在編譯優(yōu)化和CPU流水線中，幾乎都涉及到指令重排序。

編譯期重排序

編譯期重排序的典型就是通過調整指令順序，在不改變程序語義的前提下，盡可能減少寄存器的讀取、存儲次數(shù)，充分復用寄存器的存儲值。

假設第一條指令計算一個值賦給變量A并存放在寄存器中，第二條指令與A無關但需要占用寄存器（假設它將占用A所在的那個寄存器），第三條指令使用A的值且與第二條指令無關。那么如果按照順序一致性模型，A在第一條指令執(zhí)行過后被放入寄存器，在第二條指令執(zhí)行時A不再存在，第三條指令執(zhí)行時A重新被讀入寄存器，而這個過程中，A的值沒有發(fā)生變化。通常編譯器都會交換第二和第三條指令的位置，這樣第一條指令結束時A存在于寄存器中，接下來可以直接從寄存器中讀取A的值，降低了重復讀取的開銷。

重排序對于流水線的意義

現(xiàn)代CPU幾乎都采用流水線機制加快指令的處理速度，一般來說，一條指令需要若干個CPU時鐘周期處理，而通過流水線并行執(zhí)行，可以在同等的時鐘周期內執(zhí)行若干條指令，具體做法簡單地說就是把指令分為不同的執(zhí)行周期，例如讀取、尋址、解析、執(zhí)行等步驟，并放在不同的元件中處理，同時在執(zhí)行單元EU中，功能單元被分為不同的元件，例如加法元件、乘法元件、加載元件、存儲元件等，可以進一步實現(xiàn)不同的計算并行執(zhí)行。

流水線架構決定了指令應該被并行執(zhí)行，而不是在順序化模型中所認為的那樣。重排序有利于充分使用流水線，進而達到超標量的效果。

確保順序性

盡管指令在執(zhí)行時并不一定按照我們所編寫的順序執(zhí)行，但毋庸置疑的是，在單線程環(huán)境下，指令執(zhí)行的最終效果應當與其在順序執(zhí)行下的效果一致，否則這種優(yōu)化便會失去意義。

通常無論是在編譯期還是運行期進行的指令重排序，都會滿足上面的原則。

Java存儲模型中的重排序

在Java存儲模型（Java Memory Model, JMM）中，重排序是十分重要的一節(jié)，特別是在并發(fā)編程中。JMM通過happens-before法則保證順序執(zhí)行語義，如果想要讓執(zhí)行操作B的線程觀察到執(zhí)行操作A的線程的結果，那么A和B就必須滿足happens-before原則，否則，JVM可以對它們進行任意排序以提高程序性能。

volatile關鍵字可以保證變量的可見性，因為對volatile的操作都在Main Memory中，而Main Memory是被所有線程所共享的，這里的代價就是犧牲了性能，無法利用寄存器或Cache，因為它們都不是全局的，無法保證可見性，可能產(chǎn)生臟讀。

volatile還有一個作用就是局部阻止重排序的發(fā)生，對volatile變量的操作指令都不會被重排序，因為如果重排序，又可能產(chǎn)生可見性問題。

在保證可見性方面，鎖（包括顯式鎖、對象鎖）以及對原子變量的讀寫都可以確保變量的可見性。但是實現(xiàn)方式略有不同，例如同步鎖保證得到鎖時從內存里重新讀入數(shù)據(jù)刷新緩存，釋放鎖時將數(shù)據(jù)寫回內存以保數(shù)據(jù)可見，而volatile變量干脆都是讀寫內存。

最新評論